Package Substrate

모바일과 PC의 핵심 반도체에 사용되는 Package 기판으로, 반도체와 메인보드 간 전기적 신호 전달 역할 및 고가의 반도체를 외부 스트레스로부터 보호해주는 역할을 합니다. 일반 기판 보다 훨씬 더 미세한 회로가 형성되어 있는 고밀도 회로 기판으로, 고가의 반도체를 직접 메인 기판에 부착하게 될 때 발생하는 조립 불량과 비용을 줄일 수 있습니다.

FCCSP(Flip Chip Chip Scale Package)

반도체에 와이어 본딩을 통한 접합이 아닌 범프를 통해 뒤집어진 채로 기판과 연결되기 때문에 FCCSP(Flip Chip Chip Scale Package)라고 합니다. 주로 모바일 IT 기기의 AP(Application Processor) 반도체에 사용됩니다. 또한 Gold wire를 사용하는 WBCSP 와 비교해 전기적 신호의 이동 경로가 짧고, 많은 수의 Input / Output를 형성할 수 있어 고밀도 반도체에 대응 가능합니다.

적용분야
모바일 애플리케이션 프로세서, Baseband 등
FCCSP(Flip Chip Chip Scale Package) 부품을 설명합니다.[구성순서 : 1.반도체 Chip에 Solder를 Bumping 합니다. 2.접합한 반도체를 뒤집습니다.(Flip) 3.뒤집은 반도체를 PCB기판에 Packing 합니다.]

주요핵심기술

1. Bumping 구조도

FCCSP의 Bumping 구조 이미지, 기판내 Bumping되어 있는 Solder Ball을 확대하여 보여줍니다.

2. μBall Bump 공법

μBall Bump 공법으로 Metal Mask에 Solder Paste를 고무롤러로 밀어 접착시키는 Conventional 공법과 Metal Mask 사이에 작은 Solder Ball을 접착시키는 Micro Ball공법을 설명합니다.

  • Available for Fine Bump Pitch
  • Good for Small Bump Risk
  • Good Quality for Bump Characteristics

기판 종류

1. EPS(Embedded Passive Substrate) & EDS(Embedded Die Substrate)

EPS/EDS는 반도체 수동소자, IC 등을 기판 내부에 내장하여 양산이 가능한 기판입니다. Decoupling Capacitor는 보통 Power Supply Voltage Level을 안정화하는데 사용합니다. IC를 기판 내부에 내장하면 패키지 크기 감소 및 두께를 줄일 수 있습니다.

EPS, EDS 기판의 단면모습 이미지.
2. ETS(Embedded Trace Substrate)

ETS는 회로 패턴이 절연재 안에 묻혀있는 형태의 회로 기판입니다. 기판은 Coreless 구조로 Cost 증가 없이 미세회로 구현이 가능하여 레이어 다운 설계에 용이(4L → 3L) 합니다.
또한 에칭 공정이 패턴 폭에 영향을 주지 않으므로, 회로 폭을 정밀하게 제어할 수 있습니다.

ETS 기판의 레이어수에 따른 단면 모습 이미지. [이미지 순서 : 2Layer Buried Trace, 3Layer Buried Trace, 4Layer Buried Trace]

Lineup

Lineup by Specification

Mass Production Sample Available
Lineup by Specification 설명 Routing Density, Build-Up Line Width / Space 등등 설명입니다.
Routing Density Build-Up Line Width / Space 8 / 10um 7 / 9um
BVH / Pad Registration 50 / 80um 45 / 75um
SRO Diameter
SR Registration		 55 ± 8um 50 ± 8um
FC Bump Pitch (Peripheral) 35um 30um
FC Bump Pitch (Area) 125um 125um
Low Z-Height Core/PPG Thickness 40 / 18um 35 / 15um
SR Thickness 8 ± 3um 7 ± 2um

WBCSP(Wire Bonding Chip Scale Package)

Gold Wire로 반도체 칩과 패키지 기판을 연결하고, 반도체 Chip 크기가 기판 면적의 80% 넘는 제품을 일반적으로 WBCSP라고 합니다. Chip과 PCB 간 연결에 Gold Wire를 이용하며, 멀티 패키징이 가능하여 메모리 Chip에 주로 사용합니다. 특히, UTCSP(Ultra Thin CSP) 제품은 0.13㎜ 이하의 두께로 제품을 제작할 수 있고 Chip to PCB Connection 이 자유롭기 때문에 Multi Chip Packaging 가능하며 동일 두께의 Package 대비 고성능을 구현할 수 있습니다.

적용분야
모바일용 메모리 칩
WBCSP(Wire Bonding Chip Scale Package) 부품의 구성요소와 이미지와 Gold Wire가 칩별로 연결된 모습 이미지. [구성요소 : 1. Mold, 2.Tape Substrate, 3.Gold Wire, 4.Solder Ball, 5.Copper Trace]

Lineup

Lineup by Specification

General WBCSP Road Map of HVM / Sample Product

Mass Production Sample Available
Lineup by Specification 설명 Routing Density, Bond Finger Pitch 등등 설명입니다.
Routing Density Bond Finger Pitch 65P (37 / 15, Ni 2) 60P (32 / 15, Ni 2)
Line Width / Space 50 Pitch 40 Pitch
SRO Diameter Tolerance ± 15um ± 10um
Ball SR Registration
(After Compensation)		 ± 17.5um ± 16um
Low Z-Height Core/
PPG
Thickness		 2Layer 80um 80um
3Layer 80um 80um
4Layer 120um 120um
Lineup by Structure
Mass Production Sample Available
Lineup by Structure 설명 Core, Layer, Pattern 등등 설명입니다.
Core Layer Count Pattern Structure
Cored 2Layer Normal cored 기법의 2Layer 기판 구조 모습 이미지.
Cored 4Layer Normal cored 기법의 4Layer 기판 구조 모습 이미지.
Coreless 3Layer Normal Coreless 기법의 3Layer 기판 구조 모습 이미지.
Coreless 4Layer Normal Coreless 기법의 4Layer 기판 구조 모습 이미지.

SiP(System in Package)

Package 안에 여러 개의 IC와 Passive Component가 실장 되어 복합적인 기능을 하나의 System으로 구현하는 제품입니다. 또한 PA(Power Amplifier)와 같은 제품에 사용되어, 방열 특성을 가지고 있습니다. 제품 시리즈로는 Flip-Chip SiP와 Coreless가 있습니다.

적용분야
PA(Power Amplifier), PAMID (Power Amplifier Module with Integrated Duplexer), FEMID(Front-End Module with Integrated Duplexer), SAW Filter, BAW Filter, Diversity FEM, Switch 등 각종 RF부품

특징

1. 소형화

여러 개의 IC 및 수동소자가 하나의 Module에 통합되어 Package 소형화 구현이 가능합니다.

SiP 부품 이미지와 구성요소를 설명합니다. [구성요소 : 1.SiP, 2.Die1, 3.Die2, 4.Die3]
  • 1. Sip
  • 2. Die 1
  • 3. Die 2
  • 4. Die 3
2. 얇은 박판 구현

초 박판 구동성 확보로 0.2mm 두께 기판(6층 기준) 구현이 가능합니다.

SiP의 특징인 얇은 박판 구현을 설명하기 위한 두께별로 기판의 단면도 이미지. [이미지 순서 : 0.2T 6L RF-SiP(200um), 0.27T 8L RF-SiP(270um), 10L ~, 5G 안테나 모듈]

주요핵심기술

1. Coreless RF-SiP

Coreless 공법으로 절연 두께를 낮추어 EMI(Electro Magnetic Interference) 및 Parasitic Inductance를 제어하여 신호 특성을 향상시킬 수 있으며, 이를 기반으로 Thin Substrate를 구현할 수 있습니다.

Coreless 공법을 이용해 절연두께를 낮춘 Coreless 기판과 Cored 기판의 단면도 비교 이미지. [이미지 순서 : Cored 기판(45um core), Coreless 기판(20um dielectric) *Thin substrate 구현 가능]
2. ENEPIG 표면 처리

ENEPIG 표면 처리 기술은 아래와 같은 특성을 가지고 있습니다.

1) Thin Ni ENEPIG

Bonding Pad의 Ni 두께를 감소하여 RF 특성을 개선

ENIG/ENEPIG 와 Thin Ni ENEPIG 두께 차이 비교 이미지. [이미지 순서 : ENIG/ENEPIG(Ni 두께: 5~6.5um), Thin Ni ENEPIG(Ni 두께: 0.1um)]
Ni 두께: 5~6.5um ENIG/ENEPIG
Gold, Nickel, Copper, Palladium
Ni 두께: 0.1um Thin Ni ENEPIG
Gold, Nickel, Palladium, Copper
  • * ENIG : Electroless Nickel Immersion Gold
  • * ENEPIG : Electroless Nickel Electroless Palladium Immersion Gold
2) Selective ENEPIG

동일면내 이종 표면처리가 가능(ENEPIG + OSP)

ENEPIG와 OSP를 동일면내 이종처리한 모습 이미지. ENEPIG+OSP
ENEPIG + OSP
Lorem Ipsum, ENEPIG, OSP
  • * OSP : Organic Solderability Preservative

Lineup

Lineup by Specification
Mass Production Sample Available
Lineup by Specification Explanation Explanation for Layer Structure, Cored.
Layer Structure Cored 4L / 6L / 8L 4L / 6L / 8L
Coreless 5L / 7L 6L / 8L / 9L
Line Width / Space 25 / 25 um 20 / 30 um
Bump Pitch 150 um 130 um
Cu Thickness 15 um 15 um
Surface Finish Direct Au, Thin ENEPIG Selective ENEPIG Direct Au, Thin ENEPIG Selective ENEPIG

FCBGA(Flip Chip Ball Grid Array)

고집적 반도체 칩을 메인보드와 연결하기 위한 고집적 패키지 기판입니다. 반도체 칩과 패키지 기판을 Flip Chip Bump로 연결하며, 전기 및 열적 특성을 향상시킨 고집적 패키지 기판입니다. 또한 CPU 기판 회로의 고집적화로, 기판 층수 증가 및 층간 미세 정합을 요구하며, 동시에 세트 슬림화를 위한 박형 기판 제조 능력이 요구됩니다.

적용분야
PC, Server, TV, Set Top Box, Automotive, Game Console
년도별(17년~20년) FCBGA 층수 및 정합, 회로 변화 이미지. [17년 : 층수-10층(4-2-4), 정합(Land to Pad)-14um, 회로(Line/Space)-8/8um, 18년 : 17년과 동일, 19년 : 18년과 동일, 20년 : 층수-10층(4-2-4), 정합(Land to Pad)-12.5um, 회로(Line/Space)-8/8um]
Lineup FCBGA 설명 17년~20년 PC(CPU), Automotive 설명입니다.
  17년 18년 19년 20년
PC(CPU) Fab : 14nm 14 10 7
Automotive(Infotainment)(AVN) Fab : 28nm 14 10 7
FCBGA 층수 10층(4-2-4) 10층(4-2-4) 10층(4-2-4) 10층(4-2-4)
정합(Land to Pad) 14um 14um 14um 12.5um
회로(Line/Space) 8/8um 8/8um 8/8um 8/8um
  • * CPU 14nm : 8층, 14.5um LtP에서 CPU 10nm : 10층, 14um LtP로 기판 제조 난이도가 증가합니다.

Lineup

FCB는 Standard Core, Thin Core 제품이 있습니다.
Mass Production Sample Available
Lineup FCB 설명 Core Thickness, Line Width/Space Bump Pitch(Mass Volume) 설명입니다.
Core Thickness (um) Line
Width
/Space
Bump
Pitch
(Mass
Volume)		  
4L 6L 8L 10L 12L 14L 16L
Standard Core 800 9 /12 um
130 um		              
700              
400              
Thin Core 250 13 /14 um
130 um		              
200              
100              

*um은 ㎛을 의미합니다.

추천 메뉴

TOP

이메일 무단수집거부

본 웹사이트는 게시된 이메일 주소가 전자우편 수집 프로그램이나 그 밖의 기술적 장치를 이용하여 무단 수집되는 것을 거부합니다. 이를 위반 시 『정보통신망 이용촉진 및 정보보호 등에 관한 법률』등에 의해 처벌 받을 수 있습니다.

아이디어 제안에 대한 정책

삼성전기 및 삼성전기 임직원은 당사가 공식적으로 요청하지 않았음에도 불구하고 여러분께서 일방적으로 당사에 제출하는 아이디어나 제안 등을 수령하거나 검토하지 않습니다.

이는 제출하신 내용이 당사 내부적으로 개발한 제품, 기술, 서비스와 유사할 경우 발생할 수 있는 오해와 분쟁을 방지하고 나아가 여러분의 창의적인 아이디어를 적극 보호하기 위함입니다.

이러한 취지를 이해하여 주시고 구체화되지 않은 아이디어나 콘셉트(Concept) 단계의 제안이 당사에 제출되지 않도록 하여 주시기 바랍니다.

가족 친화 인증서

가족 친화 인증서 이미지
기업명:
삼성전기(주)
소재지:
경기도 수원시 영통구 매영로 150 (매탄동)
유효기간:
0000.00.00 ~ 0000.00.00

위 기업은 『가족친화 사회환경의 조성 촉진에 관한 법률』 제 15조 제 1항에 따라 우수한 가족친화경영 운영체제를 구축하고 가족친화제도를 운영함으로써 근로자의 일·생활 균형을 지원하고 국가경쟁력 향상에 기여하였기에 가족친화기업으로 인증합니다.

2017년 12월 19일

여성 가족부 장관(인)

뉴스레터를 구독하고
삼성전기의 최신뉴스를 만나보세요.

세계 최고의 종합부품회사 삼성전기의
생생한 소식을 전해드립니다.

  • 뉴스레터 신청 개인정보 수집, 이용동의(광고성 정보 수신 동의 포함)

    1. 개인정보 수집 목적

    삼성전기(이하 "회사"라고 함) 에서 발행하는 보고서 또는 뉴스를 전달하기 위해 메일정보를 수집하고 있으며, 수집된 개인정보는 정해진 목적 이외의 용도로는 이용되지 않으며 수집 목적이 변경될 경우 사전에 알리고 동의를 받을 예정입니다.

    2. 개인정보의 보유 및 이용기간

    뉴스레터 수신거부 신청 시 귀하의 개인정보를 지체 없이 파기합니다. 다른 법령에 따라 보존하여야 하는 경우에는 보유 및 이용기간이 경과한 개인정보를 파기하지 아니하고 보유할 수 있습니다.

    3. 수집하는 개인정보의 항목
    • 항목 : 이메일
    • 보유기간 : 뉴스레터 수신거부 신청 시까지
    • 보유목적 : 삼성전기 보고서 및 뉴스 제공
    • 자동수집항목 : IP, 쿠키(Cookie), 접속 로그
    4. 개인정보 처리의 위탁에 관한 사항

    '뉴스레터 발송'은 서비스 이행을 위해 아래와 같이 외부 전문업체에 취급 위탁하여 운영하고 있습니다. 회사는 위탁계약 체결 시 개인정보보호법 등 관련 법령에 따라 위탁업무 수행목적 외 개인정보 처리금지, 기술적·관리적 보호조치, 재위탁 제한, 수탁자에 대한 관리·감독, 손해배상 등 책임에 관한 사항을 계약서 등 문서에 명시하고, 수탁자가 개인정보를 안전하게 처리하는지를 감독하고 있습니다. 회사는 위탁업무의 내용이나 수탁자가 변경될 경우에는 지체 없이 고지하겠습니다.

    개인정보 처리의 위탁에 관한 사항 - 위탁업체명, 대표 전화번호, 위탁업무에 대한 내용을 제공합니다.
    위탁업체명 ㈜더위버크리에이티브
    대표 전화번호 02-517-5133
    위탁업무 뉴스레터 발송, 홈페이지 운영 및 유지 관리

    ※ 귀하께서는 귀하의 개인정보 수집·이용에 대한 동의를 거부하실 권리가 있으며, 동의를 거부하실 경우 뉴스레터를 받아보실 수 없습니다.​

    상기 내용을 읽고 개인정보 수집 및 이용에 동의합니다. (광고성 정보 수신 동의를 포함하고 있습니다)

  • 삼성전기 뉴스레터 수신에 동의합니다.

뉴스레터 구독